AMD CTO Talks Chiplet: L’època del co-segellament fotoelèctric arriba

Els executius de la companyia AMD Chip van dir que els futurs processadors AMD poden estar equipats amb acceleradors específics del domini i, fins i tot, alguns acceleradors són creats per tercers.

El vicepresident sènior, Sam Naffziger, va parlar amb el responsable de tecnologia de l'AMD, Mark Papermaster, en un vídeo publicat dimecres, destacant la importància de la normalització de xips.

“Acceleradors específics del domini, aquesta és la millor manera d’aconseguir el millor rendiment per dòlar per watt. Per tant, és absolutament necessari per al progrés. No us podeu permetre el luxe de fer productes específics per a cada àrea, de manera que el que podem fer és tenir un petit ecosistema de xip, essencialment una biblioteca ", va explicar Naffziger.

Es referia a Universal Chiplet Interconnect Express (UCIE), un estàndard obert per a Chiplet Communication que ha estat des de la seva creació a principis del 2022. Ha obtingut un suport generalitzat de principals jugadors de la indústria com AMD, ARM, Intel i Nvidia, també com moltes altres marques més petites.

Des del llançament de la primera generació de processadors Ryzen i EPYC el 2017, AMD ha estat al capdavant de la petita arquitectura de xips. Des de llavors, la Biblioteca de CHIPS de House of Zen ha crescut fins a incloure múltiples càlculs, E/S i xips gràfics, combinant -los i encapsulant -los en els seus processadors de consum i centre de dades.

Un exemple d’aquest enfocament es pot trobar a l’instint MI300A APU d’AMD, que es va llançar el desembre de 2023, envasat amb 13 xips petits individuals (quatre xips d’E/S, sis xips GPU i tres xips de CPU) i vuit piles de memòria HBM3.

Naffziger va dir que en el futur, estàndards com Ucie podrien permetre a petites xips construïts per tercers per trobar el seu camí en paquets AMD. Va esmentar Silicon Photonic Interconnect, una tecnologia que podria facilitar els colls d'ampolla de l'ample de banda, com a potencial de portar petites xips de tercers als productes AMD.

Naffziger creu que sense interconnexió de xip de baixa potència, la tecnologia no és factible.

"El motiu pel qual trieu la connectivitat òptica és perquè voleu una enorme amplada de banda", explica. Per tant, necessiteu una energia baixa per bit per aconseguir -ho, i un xip petit en un paquet és la manera d’aconseguir la interfície d’energia més baixa ”. Va afegir que pensa que el canvi a l'òptica de co-embalatge és "venir".

Amb aquesta finalitat, diverses startups de Silicon Photonics ja llancen productes que poden fer -ho. AYAR LABS, per exemple, ha desenvolupat un xip fotònic compatible amb UCIE que s’ha integrat en un prototip de l’accelerador d’analítica gràfica Intel construït l’any passat.

Si es pot veure si els petits xips (fotònics o altres tecnologies) de tercers es trobaran per veure els productes AMD. Com hem informat abans, la normalització és només un dels molts reptes que cal superar per permetre xips heterogenis multi-xips. Hem demanat a AMD més informació sobre la seva petita estratègia de xip i us informarem si rebem alguna resposta.

AMD ha subministrat anteriorment els seus petits xips per rivalitzar amb els fabricants de xips. El component Kaby Lake-G d'Intel, introduït el 2017, utilitza el nucli de 8a generació de Chipzilla juntament amb les GPU RX Vega d'AMD. La part va tornar a aparèixer recentment a la Junta de la NAS de Topton.